(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-152567

(43)公開日 平成6年(1994)5月31日


H03L 7	/00 7/08 7/033	識別記号 C	庁内整理番号 9371-5K	FI		技術表示箇所		
			9182-5 J	H 0 3 L	7/ 08		M	
·			7928-5K	H 0 4 L	•	未請求	B 請求項の数3(全 4 頁)	
(21)出願番号		特顯平4-302526		. (71)出願人		85 株式会社		
(22)出願日		平成4年(1992)11月	(72) 登明考	東京都品川区北品川6丁目7番35号 (72)発明者 田島 博				
			•	(10)25914		別区北部	品川6丁目7番35号 ソニ	
				(74)代理人	弁理士	松隈 多	秀盛	
						÷		

(54)【発明の名称】 デジタルデータ処理装置

(57)【要約】

【目的】 データレコーダーのエラーレートを最低限に 抑えることを目的とする。

【構成】 入力データDT₁mからクロックCK₁を形成するクロック形成手段1、2、3、4、5と、入力データDT₁mをクロックCK₂により抽出するデータ抽出手段6、7と、入力データDT₁mのエラーレートを検出する手段を含む信号処理手段8と、このエラーレートに基づいてクロックCK₁の位相をシフトするクロックタイミング調整手段9、10、11、12とからなるものである。



1

【特許請求の範囲】

【請求項1】入力データからクロックを形成するクロッ ク形成手段と、前記入力データを前記クロックにより抽 出するデータ抽出手段と、前記入力データのエラーレー トを検出する手段を含む信号処理手段と、前記エラーレ ートに基づいて前記クロックの位相をシフトするクロッ クタイミング調整手段とからなるデジタルデータ処理装

【請求項2】前記クロックタイミング調整手段は前記エ ラーレートに基づいて前記クロックの位相をシフトした 10 結果、前記エラーレートが変化したらこの変化したエラ ーレートを有効とすることを特徴とする請求項1記載の デジタルデータ処理装置。

【請求項3】前記クロックタイミング調整手段は前記ク ロックのエッジを傾斜して形成する手段と、エラーレー トが最小になるようにクロックの位相をシフトする手段 とを含むことを特徴とする請求項1叉は2記載のデジタ ルデータ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データレコーダに使用 して好適なデジタルデータ処理装置に関するものであ る。

[0002]

【従来の技術】従来、図3に示すデジタルデータ処理装 置は以下のように構成される。入力データDT、は、例 えば遅延回路とエクスクルシブオアー回路とにより構成 されて、データエッジを作成するデータウインドウ発生 回路14に入力される。 ととで発生されたデータウイン ドウ信号は位相比較回路15の一方の入力端子に送出さ 30 れる。位相比較回路15の出力信号はローパスフィルタ LPF16を通過して電圧制御発信器VCO17を制御 する。この電圧制御発信器VCO17から送出されるク ロックが1/2分周回路18を経て分周され、Dフリッ プフロップ20及び信号処理回路21にクロックCKと して入力され、さらに位相比較回路15の他方の入力端 子に入力されている。とのデータウインドウ発生回路1 4、位相比較回路15、ローパスフィルタLPF16、 電圧制御発信器VCO17、1/2分周回路18とでP しし回路を形成する。ととで遅延回路19はローバスフ 40 ィルタLPF16によるクロックの遅延分にデータを同 期させるためのものである。

[0003]

【発明が解決しようとする課題】しかし、上述したこの ようなデジタルデータ処理装置では、図4に示すよう に、再生したクロックCKによりDフリップフロップ2 0においてデータをラッチするときに、ビークシフト等 による受信データ特有のジッタに対して不安定で、クロ ックCKの立ち上がりのタイミングとデータの位相によ

してしまうという不都合があった。

【0004】この発明は、これらの課題を解決するため になされたもので、データレコーダーのエラーレートを 最低限に抑えることを目的とする。

[0005]

【課題を解決するための手段】本発明のデジタルデータ 処理装置は例えば図 1 に示す如く、入力データDT. "か らクロックCK、を形成するクロック形成手段1、2、 3、4、5と、入力データDT: wをクロックCK: によ り抽出するデータ抽出手段6、7と、入力データDT: のエラーレートを検出する手段を含む信号処理手段8 と、このエラーレートに基づいてクロックCK、の位相 をシフトするクロックタイミング調整手段9、10、1 1、12とからなるものである。

【0006】また、本発明のデジタルデータ処理装置は 例えば図1に示す如く、クロックタイミング調整手段 9、10、11、12はエラーレートに基づいてクロッ クCK、の位相をシフトした結果、エラーレートが変化 したらこの変化したエラーレートを有効とするものであ 20 る。

【0007】また、本発明のデジタルデータ処理装置 は、クロックタイミング調整手段9、10、11、12 はクロックCK、のエッジを傾斜して形成する手段と、 エラーレートが最小になるようにクロックCK、の位相 をシフトする手段とを含むものである。

[8000]

【作用】上述せる本発明によれば、クロックCK、の位 相をエラーレートに基づいてシフトするので、短いパル スに対しても正しくラッチすることが出来るため、ピー クシフトなどによるラッチミスを少なくすることが出来 る。

[0009]

【実施例】以下に、図1及び図2を参照して本発明のデ ジタルデータ処理装置の一実施例について詳細に説明す る。図1において、入力データDTinは、例えば遅延回 路とエクスクルシブオアー回路とにより構成され、デー タエッジを作成するデータウインドウ発生回路 1 に入力 される。ととで発生されたデータウインドウ信号DT。 は位相比較回路2の一方の入力端子に送出される。

【0010】また、位相比較回路2の他方の入力端子に は、電圧制御発信器VCO3から送出される第1の基準 クロックCK。が1/2分周回路4を経て分周され、第 2の基準クロックCK, として入力されている。

【0011】位相比較回路2からのエラー電圧Vヒォス は 低域通過フィルタLPF5を通して平均エラー電圧V ERI として電圧制御発信器VCO3に入力される。電圧 制御発信器VCO3はこの平均エラー電圧Vェス に応じ て第1の基準クロックCK。を制御する。ととで、デー タウインドウ発生回路1、位相比較回路2、電圧制御発 ってはラッチしたデータが変化し、エラーレートが増大 50 信器VCO3、1/2分周回路4、低域通過フィルタL

PF5とで、クロック形成手段を形成する。

【0012】また、入力データDTxxは、遅延回路6を 経て、Dフリップフロップ7のD入力端子に入力され、 Dフリップフロップ 7 の出力信号 DTour は信号処理回 路8に入力される。遅延回路6はローパスフィルタLP F5によるクロックの遅延分にデータを同期させるため のものである。ととで、遅延回路6とDフリップフロッ プ7とでデータ抽出手段を形成し、信号処理回路7は信 号処理手段を形成する。

ラーレートがクロックタイミング制御回路9へ入力さ れ、D/A変換器10を経て比較器12の一方の入力端 子へ入力される。比較器12の他方の入力端子には低域 通過フィルタLPF11を通した第2の基準クロックC K、が入力される。

【0014】比較器11の出力はクロックCK、として 反転器13を経てDフリップフロップ7のクロック入力 端子へ入力される。ととで、クロックタイミング制御回 路9、D/A変換器10、比較器12、低域通過フィル タLPF11とで、クロックタイミング調整手段を形成 20

【0015】本例のデジタルデータ処理装置は以上のよ うに構成されているので、データウインドウ発生回路1 で、入力データDT」がと、例えば遅延回路で所定時間遅 延された遅延データとで排他的論理輪演算を行い、入力 データDTinの立ち上がり及び立ち下がりのエッジのタ イミングで立ち上がり、所定のパルス幅を有するデータ エッジを形成するデータウインドウ信号DT。。を発生す

CK, の立ち上がりエッジとデータウインドウDT。の 立ち上がりパルスの中央部との間で位相を比較し、この 位相差に応じたエラー電圧Vモダ、を発生する。エラー電 圧V_{ER1} は低域通過フィルタLPF5を通して平均エラ ー電圧V: として電圧制御発信器VCO3に入力され

【0017】電圧制御発信器VCO3はこの平均エラー 電圧V_{ER2} に応じて第1の基準クロックCK。を制御す る。電圧制御発信器VCO3から送出される第1の基準 クロックCK。が1/2分周回路4を経て分周され、第 40 2の基準クロックCK, として出力される。

【0018】 このように、クロック形成手段1、2、 3、4、5の出力は、入力データDT, に基づくデータ ウインドウ信号DT。に位相が同期した第2の基準クロ ックCK、として送出され、クロックタイミング調整手 段9、10、11、12へ送出される。

【0019】信号処理回路8では、所定時間エラーフラ グをカウントすることによりエラーレートを出力する。 クロックタイミング調整手段9、10、11、12で は、信号処理回路8でエラー訂正できる範囲でクロック の立ち上がりの位相を変化させ、エラーレートが最良に なる位相でクロックの立ち上がりを制御する。クロック タイミング制御回路9では、CPUによりエラーレート が最小になる位相にクロックをずらすようにするが、ク 【0013】信号処理回路8で信号処理された結果のエ 10 ロックの位相を変化させた結果、エラーレートが変化す る場合はこの変化したエラーレートを有効とするように 判断する。

> 【0020】 ととではエラーレートにより、CPU、D /A変換器等でしきい電圧を発生させ、第2の基準クロ ックCK、のエッジを傾斜させて鈍らせた信号波形CP をしきい電圧で2値化することにより第2の基準クロッ クCK,のデューティ比を変化させている。

> 【0021】上述したデジタルデータ処理装置によれ ば、クロックによって最適にラッチされたデータが信号 処理され、エラーレートを用いて入力データの特性に合 わせて、ラッチのタイミングを変化させることが出来 る。尚、上述の実施例は本発明の一例であり、本発明の 要旨を逸脱しない範囲でその他様々な構成が取り得ると とは勿論である。

[0022]

【発明の効果】本発明によれば、クロックの位相をエラ ーレートに基づいてシフトするので、短いパルスに対し ても正しくラッチすることが出来るため、ピークシフト などによるラッチミスを少なくすることが出来る。これ 【0016】位相比較回路2では、第2の基準クロック 30 により、データレコーダーのエラーを最低限に抑えると とが出来る。

【図面の簡単な説明】

【図1】本発明のデジタルデータ処理装置のブロック図 である。

【図2】本発明のデジタルデータ処理装置の信号を説明 する図である。


【図3】従来のデジタルデータ処理装置のブロック図で

【図4】従来のデジタルデータ処理装置の信号を説明す る図である。


【符号の説明】

- 1、2、3、4、5 クロック形成手段
- 6、7 データ抽出手段
- 8 信号処理手段
- 9、10、11、12 クロックタイミング調整手段


【図1】



【図2】



【図4】



[図3]

